PERKEMBANGAN PROCESSOR RISC DAN CISC

PERKEMBANGAN PROCESSOR RISC DAN CISC

A.    Reduce InstructionSet Computer  (RISC) 

  

Reduced Instruction Set Computing (RISC) atau “Komputasi set instruksi yang disederhanakan” pertama kali digagas oleh John Cocke, peneliti dari IBM di Yorktown, New York pada tahun 1974 saat ia membuktikan bahwa sekitar 20% instruksi pada sebuah prosesor ternyata menangani sekitar 80% dari keseluruhan kerjanya.

RISC, yang jika diterjemahkan berarti “Komputasi Kumpulan Instruksi yang Disederhanakan”, merupakan sebuah arsitektur komputer atau arsitektur komputasi modern dengan instruksi-instruksi dan jenis eksekusi yang paling sederhana. Arsitektur ini digunakan pada komputer dengan kinerja tinggi, seperti komputer vektor. Selain digunakan dalam komputer vektor, desain ini juga diimplementasikan pada prosesor komputer lain, seperti pada beberapa mikroprosesor Intel 960, Itanium (IA64). 

Ciri-ciri RISC

a.       Instruksi berukuran tunggal

b.      Ukuran yang umum adalah 4 byte

c.       Jumlah pengalamatan data sedikit, biasanya kurang dari 5 buah.

d.      Tidak terdapat pengalamatan tak langsung yang mengharuskan melakukan sebuah akses memori agar memperoleh alamat operand lainnya dalam memori.

e.       Tidak terdapat operasi yang menggabungkan operasi load/store dengan operasi aritmatika, seperti penambahan ke memori dan penambahan dari memori.

f.       Tidak terdapat lebih dari satu operand beralamat memori per instruksi

g.      Tidak mendukung perataan sembarang bagi data untuk operasi load/ store.

h.      Jumlah maksimum pemakaian memori manajemen bagi suatu alamat data adalah sebuah instruksi .

i.        Jumlah bit bagi integer register spesifier sama dengan 5 atau lebih, artinya sedikitnya 32 buah register integer dapat direferensikan sekaligus secara eksplisit.

j.        Jumlah bit floating point register spesifier sama dengan 4 atau lebih, artinya sedikitnya 16 register floating point dapat direferensikan sekaligus secara eksplisit

Fase Awal Perkembangan Prosesor RISC

·         Ide Dasar

Ide dasar prosesor RISC sebenarnya bisa dilacak dari apa yang disarankan oleh Von Neumann pada tahun 1946. Von Neumann menyarankan agar rangkaian elektronik untuk konsep logika diimplementasikan hanya bila memang diperlukan untuk melengkapi sistem agar berfungsi atau karena frekuensi penggunaannya cukup tinggi (Heudin, 1992 : 18). Jadi ide tentang RISC, yang pada dasarnya adalah untuk menyederhanakan realisasi perangkat keras prosesor dengan melimpahkan sebagian besar tugas kepada perangkat lunaknya, telah ada pada komputer elektronik pertama. Seperti halnya prosesor RISC, komputer elektronik pertama merupakan komputer eksekusi-langsung yang memiliki instruksi sederhana dan mudah didekode. Hal yang sama dipercayai juga oleh Seymour Cray, spesialis pembuat superkomputer. Pada tahun 1975, berdasarkan kajian yang dilakukannya, Seymour Cray menyimpulkan bahwa penggunaan register sebagai tempat manipulasi data menyebabkan rancangan instruksi menjadi sangat sederhana.

Ketika itu perancang prosesor lain lebih banyak membuat instruksi-instruksi yang merujuk ke memori daripada ke register seperti rancangan Seymour Cray. Sampai akhir tahun 1980-an komputer-komputer rancangan Seymour Cray, dalam bentuk superkomputer seri Cray, merupakan komputer-komputer dengan kinerja sangat tinggi. Pada tahun 1975, kelompok peneliti di IBM di bawah pimpinan George Radin, memulai merancang komputer berdasar konsep John Cocke. Berdasarkan saran John Cocke, setelah meneliti frekuensi pemanfaatan instruksi hasil kompilasi suatu program, untuk memperoleh prosesor berkinerja tinggi tidak perlu diimplementasikan instruksi kompleks ke dalam prosesor bila instruksi tersebut dapat dibuat dari instruksi-instruksi sederhana yang telah dimilikinya. Kelompok IBM ini menghasilkan komputer 801 yang menggunakan instruksi format-tetap dan dapat dieksekusi dalam satu siklus detak (Robinson, 1987 : 143).

·         Prosesor RISC Berkeley

Kelompok David Patterson dari Universitas California memulai proyek RISC pada tahun 1980 dengan tujuan menghindari kecenderungan perancangan prosesor yang perangkat instruksinya semakin kompleks sehingga memerlukan perancangan rangkaian kontrol yang semakin rumit dari waktu ke waktu. Hipotesis yang diajukan adalah bahwa implementasi instruksi yang kompleks ke dalam perangkat instruksi prosesor justru berdampak negatif pemakaian instruksi tersebut dalam kebanyakan program hasil komplikasi (Heudin, 1992 : 22). Apalagi, instruksi kompleks itu pada dasarnya dapat disusun dari instruksi-instruksi sederhana yang telah dimiliki.

Rancangan prosesor RISC-1 ditujukan untuk mendukung bahasa C, yang dipilih karena popularitasnya dan banyaknya pengguna. Realisasi rancangan diselesaikan oleh kelompok Patterson dalam waktu 6 bulan. Fabrikasi dilakukan oleh MOVIS dan XEROX dengan menggunakan teknologi silikon NMOS (N-channel Metal-oxide Semiconductor) 2 mikron. Hasilnya adalah sebuah chip rangkaian terpadu dengan 44.500 buah transistor (Heudin, 1992 : 230). Chip RISC-1 selesai dibuat pada musim panas dengan kecepatan eksekusi 2 mikrosekon per instruksi (pada frekuensi detak 1,5 MHz), 4 kali lebih lambat dari kecepatan yang ditargetkan. Tidak tercapainya target itu disebabkan terjadinya sedikit kesalahan perancangan, meskipun kemudian dapat diatasi dengan memodifikasi rancangan assemblernya. Berdasarkan hasil evaluasi, meskipun hanya bekerja pada frekuensi detak 1,5 MHz dan mengandung kesalahan perancangan, RISC-1 terbukti mampu mengeksekusi program bahasa C lebih cepat dari beberapa prosesor CISC, yakni MC68000, Z8002, VAX-11/780, dan PDP-11/70. Hampir bersamaan dengan proses fabrikasi RISC-1, tim Berkeley lain mulai bekerja untuk merancang RISC-2. Chip yang dihasilkan tidak lagi mengandung kesalahan sehingga mencapai kecepatan operasi yang ditargetkan, 330 nanosekon tiap instruksi (Heudin, 1992 : 27-28).

RISC-2 hanya memerlukan luas chip 25% dari yang dibutuhkan RISC-1 dengan 75% lebih banyak register. Meskipun perangkat instruksi yang ditanamkan sama dengan perangkat instruksi yang dimiliki RISC-1, tetapi di antara keduanya terdapat perbedaan mikroarsitektur perangkat kerasnya. RISC-2 memiliki 138 buah register yang disusun sebagai 8 jendela register, dibandingkan dengan 78 buah register yang disusun sebagai 6 jendela register. Selain itu, juga terdapat perbedaan dalam hal organisasi alur-pipa (pipeline) . RISC-1 memiliki alur-pipa dua tingkat sederhana dengan penjeputan (fetch) dan eksekusi instruksi yang dibuat tumpang-tindih, sedangkan RISC-2 memiliki 3 buah alur-pipa yang masing-masing untuk penjemputan instruksi, pembacaan operan dan eksekusinya, dan penulisan kembali hasilnya ke dalam register. Sukses kedua proyek memacu tim Berkeley untuk mengerjakan proyek SOAR (Smalltalk on RISC) yang dimulai pada tahun 1983.

·         Prosesor RISC Stanford

Sementara proyek RISC-1 dan RISC-2 dilakukan kelompok Patterson di Universitas California, pada tahun 1981 itu juga John Hennessy dari Universitas Stanford mengerjakan proyek MIPS (Microprocessor without Interlocked Pipeline Stages) . Pengalaman riset tentang optimasi kompilator digabungkan dengan teknologi perangkat keras RISC merupakan kunci utama proyek MIPS ini. Tujuan utamanya adalah menghasilkan chip mikroprosesor serbaguna 32-bit yang dirancang untuk mengeksekusi secara efisien kode-kode hasil kompilasi (Heudin, 1992: 34). Perangkat instruksi prosesor MIPS terdiri atas 31 buah instruksi yang dibagi menjadi 4 kelompok, yakni kelompok instruksi isi dan simpan, kelompok instruksi operasi aritmetika dan logika, kelompok instruksi pengontrol, dan kelompok instruksi lain-lain. MIPS menggunakan lima tingkat alur-pipa tanpa perangkat keras saling-kunci antar alur-pipa tersebut, sehingga kode yang dieksekusi harus benar-benar bebas dari konflik antar alur-pipa.

·         Chip-chip RISC galium Arsenida

Galium Arsenida dapat digunakan untuk menggantikan silikon dalam beberapa rangkaian terpadu untuk pemakaian khusus. Keunggulan bahan GaAs dibandingkan silikon adalah ketahanannya terhadap radiasi, dan ketahanannya terhadap panas, serta kecepatan mobilitas elektronnya. Karena elektron dapat bergerak lebih cepat dalam bahan GaAs, maka chip yang dibuat dengan bahan ini berpotensi untuk bekerja lebih cepat (Jonhsen, 1984 : 46; Robinson, 1990 : 251-254). Salah satu kendala pengembangan chip berbahan GaAs adalah sulitnya penanganan bahan ini dibanding dengan bahan silikon karena perancang belum banyak pengalaman dengan bahan GaAs. Meskipun demikian, teknologi yang dikuasai saat ini telah memungkinkan untuk membuat rangkaian terintegrasi dengan tingkat kerapatan cukup tinggi untuk merancang prosesor RISC. Didorong oleh kebutuhan untuk merancang prosesor berkecepatan tinggi dan tahan terhadap radiasi sesuai dengan spesifikasi yang dibutuhkan Departemen Pertahanan Amerika Serikat, maka DARPA (Defense Advanced Research Projects Agency) memberikan dana kepada Texas Instruments (TI), RCA, dan McDonnell-Douglas, untuk mengembangkan dan merancang prosesor RISC dari bahan GaAs. Agar memiliki kinerja yang tinggi, DARPA menghendaki unit prosesor sentral (central processing unit, CPU) dirancang dalam chip tunggal, seperti prosesor MIPS yang pengembangannya juga dibiayai DARPA. Ditargetkan prosesor tersebut akan dapat dijalankan dengan detak berfrekuensi 200 MHz. Ini berarti target kecepatan kerjanya adalah 200 MIPS (million instructions per second, juta instruksi per detik), karena pada prosesor RISC satu instruksi dieksekusi dalam satu siklus detak.

Sistem yang dipilih terdiri dari seperangkat chip, yakni, CPU, FCOP (floating point coprocessor) , MMU (memory management unit) dan chace. Agar bisa merealisasi CPU dalam satu chip, TI berupaya mengurangi rangkaian pengontrol sebanyak mungkin untuk memberi lebih banyak tempat bagi register-register.    

·         Prospek Arsitektur RISC di Masa Mendatang

Perkembangan menarik terjadi pada tahun 1993 ketika aliansi tiga perusahaan terkemuka, IBM, Apple, dan Motorola memperkenalkan produk baru mereka yakni PowerPC 601, suatu mikroprosesor RISC 64-bit yang dirancang untuk stasiun kerja (workstation) atau komputer personal (Thompson, 1993 : 56-74). Menarik, karena kemunculan PowerPC 601 dimaksudkan untuk memberikan alternatif bagi dominasi prosesor CISC keluarga-86 Intel dalam komputer rumahan. Popularitas prosesor keluarga-86 didukung oleh harganya yang murah dan banyaknya program aplikasi yang dapat dijalankan dengan prosesor ini. Untuk itu, prosesor PowerPC dijual dengan harga yang cukup bersaing dibandingkan dengan pentium, yakni prosesor buatan Intel mutakhir saat itu (Thompson, 1993 : 64). Perkembangan teknologi emulasi yang memungkinkan prosesor RISC menjalankan sistem operasi yang sama dengan prosesor CISC keluarga-86 diperkirakan akan membuat prosesor RISC, terutama PowerPC 601, banyak digunakan di dalam komputer-komputer personal (Halfhill, 1994 : 119-130).

B.     CISC (Complex Instruction-Set Computer)

Complex Instruction Set Computing (CISC) atau kumpulan instruksi komputasi kompleks. Adalah suatu arsitektur komputer dimana setiap instruksi akan menjalankan beberapa operasi tingkat rendah, seperti pengambilan dari memori (load), operasi aritmatika, dan penyimpanan ke dalam memori (store) yang saling bekerja sama. Tujuan utama dari arsitektur CISC adalah melaksanakan suatu instruksi cukup dengan beberapa baris bahasa mesin yang relatif pendek sehingga implikasinya hanya sedikit saja RAM yang digunakan untuk menyimpan instruksi-instruksi tersebut. Arsitektur CISC menekankan pada perangkat keras karena filosofi dari arsitektur CISC yaitu bagaimana memindahkan kerumitan perangkat lunak ke dalam perangkat keras.

Karakteristik CISC

Sarat informasi memberikan keuntungan di mana ukuran program-program yang dihasilkan akan menjadi relatif lebih kecil, dan penggunaan memory akan semakin berkurang. Karena CISC inilah biaya pembuatan komputer pada saat itu (tahun 1960) menjadi jauh lebih hemat.

Dimaksudkan untuk meminimumkan jumlah perintah yang diperlukan untuk mengerjakan pekerjaan yang diberikan. (Jumlah perintah sedikit tetapi rumit) Konsep CISC menjadikan mesin mudah untuk diprogram dalam bahasa rakitan.

            Ciri-ciri CISC

a.       Jumlah instruksi banyak

b.      Banyak terdapat perintah bahasa mesin

c.       Instruksi lebih kompleks

Perbedaan RISC dengan CISC dilihat dari segi instruksinya:

RISC ( Reduced Instruction Set Computer )

·         Menekankan pada perangkat lunak, dengan sedikit transistor.

·         Instruksi sederhana bahkan single- Load / Store atau memory ke memory bekerja terpisah

·         Ukuran kode besar dan kecapatan lebih tinggi

·         Transistor didalamnya lebih untuk meregister memori

CISC ( Complex Instruction Set Computer )

·         Lebih menekankan pada perangkat keras, sesuai dengan takdirnya untuk pragramer.

·         Memiliki instruksi komplek. Load / Store atau Memori ke Memori bekerjasama

·         Memiliki ukuran kode yang kecil dan kecepatan yang rendah.

·         Transistor di dalamnya digunakan untuk menyimpan instruksi – instruksi bersifat komplek.

DATA SHEET SWITCH LAYER 2 DAN 3

A.    Data Sheet Switch yang berbentuk Layer 2

Data sheet adalah data lembar kerja. Jaringan maksimum Network Uptime dan ketahanan antara lain:

-          Menyediakan paket-kerugian tercepat perlindungan dan pemulihan dari gangguan Jaringan.

-          Fitur cepat, satu-ke tiga detik stateful failover antara pengawas mesin berlebihan

-          Jual opsional, berlebihan, kinerja tinggi Seri Cisco Catalyst 6500 Supervisor Engine 720, pasif backplane, multimodule Cisco EtherChannel teknologi, IEEE link 802.3ad agregasi, IEEE 802.1s saja, dan Hot Standby Router Protocol / Virtual Router Redundancy Protocol (HSRP / VRRP) fitur ketersediaan tinggi.

-          Cisco Catalyst 6500 Series dengan Cisco IOS Software Modularity meningkatkan efisiensi operasional dan meminimalkan downtime melalui infrastruktur perangkat lunak evolusi kemajuan. Dengan mengaktifkan modular IOS subsistem untuk berjalan dalam proses independen, inovasi ini:

-          Meminimalkan down time yang tidak direncanakan melalui proses  penyambuhan       diri.

-          Menyederhanakan perubahan perangkat lunak melalui subsystem In-Service Software Upgrades (Issu).

-          Mengaktifkan tingkat proses, kontrol kebijakan otomatis dengan mengintegrasikan Embedded Event Manager (EEM). Integrated High-Performance Network Security dan ManajemenIntegrated gigabit-per-detik modul layanan, disebarkan di mana perangkat eksternal tidak akan layak, menyederhanakan manajemen jaringan dan mengurangi TCO. Ini termasuk:

-          Gigabit Firewall: Menyediakan perlindungan akses

-          High-Performance Intrusion Detection System (IDS): Menyediakan perlindungan instraction ducation.

-          Analisis Jaringan Gigabit Module: Menyediakan infrastruktur yang lebih mudah dikelola dan penuh Remote Monitoring (RMON) support.

-          High-Performance SSL: Menyediakan kinerja tinggi, aman e-commerce      penghentian lalu lintas.

-          Gigabit VPN dan Standar-Based Keamanan IP (IPSec): Dukungan internet dengan biaya lebih rendah dan intra-kampus koneksi.

Layer 2: paket data IP address dikirimkan oleh ethernet.

Data link, layer ini lebih menspesifikan pada bagaimana paket data ditransfer data melalui media particular, atau lebih dikenal sperti ethernet,hub, dan switches.
Content-dan-Aware Aplikasi Layer 2 Melalui 7 Switching Layanan :

-          switching konten terpadu modul (CSM) memberikan kinerja tinggi, kaya fitur firewall server dan load balancing ke Cisco Catalyst 6500 Series, membantu untuk  memastikan yang lebih aman dan lebih mudah ditangani infrastruktur dengan kontrol belum pernah terjadi sebelumnya

-          Integrated multi-gigabit SSL percepatan, dikombinasikan dengan CSM, menyediakan kinerja tinggi solusi e-commerce.

-          Integrated multi-gigabit CSMS firewall dan memberikan yang aman, kinerja tinggi, solusi pusat data.

-          Software fitur-fitur seperti Network-Based Application Recognition (NBAR) meningkatkan pengelolaan jaringan dan pengendalian pemanfaatan bandwidth

Scalable Kinerja.

-          Memberikan industri tertinggi kinerja LAN switch, 400 mpps, didistribusikan menggunakan platform Cisco Express Forwarding.

-          Mendukung campuran dari Cisco Express Forwarding implementasi dan switch-kain kecepatan untuk pengkabelan lemari yang optimal, jaringan inti, data center, dan tepi WAN penyebaran, serta jaringan penyedia layanan.

B.     Data Sheet Switch yang berbentuk Layer 3

Layer 3 switching adalah istilah yang relatif baru, yang telah diperpanjang oleh berbagai vendor untuk menggambarkan produk mereka. Misalnya, satu sekolah menggunakan istilah ini untuk menggambarkan IP routing cepat melalui perangkat keras, sedangkan sekolah lain menggunakannya untuk menggambarkan Multi Protokol Lebih dari ATM (MPOA).

Layer 3 switch router dengan cepat forwarding dilakukan melalui perangkat keras. IP forwarding biasanya melibatkan pencarian rute, decrementing Waktu Untuk Live (TTL) menghitung dan menghitung ulang checksum, dan meneruskan frame dengan header MAC sesuai dengan port output yang benar. Lookup dapat dilakukan di perangkat keras, demikian juga decrementing dari TTL dan perhitungan kembali dari checksum. Router menjalankan routing protokol seperti Open Shortest Path First (OSPF) atau Routing Informasi Protocol (RIP) untuk berkomunikasi dengan lainnya Layer 3 switch atau router dan membangun tabel routing mereka. Routing tabel ini dicari untuk menentukan rute untuk paket masuk.